AMD公布面向EPYC Venice的Zen 6架构：IPC较Zen 5提升27%，最高256核

AMD已公布用于EPYC Venice处理器的完整Zen 6架构，称其IPC较Zen 5提升27%，并可在SP7/SP8平台上提供最高256个核心。文章标题还提到12.8 GT/s的MRDIMM以及新的ISA。Wccftech写道，EPYC 9006 Venice处理器即日起全面供货，最高可把256个Zen 6核心带到SP7和SP8平台，并称其表现强于包括Vera在内的竞争对手。EPYC迄今共经历六代：2018年以Naples为名推出第一代采用首代Zen核心架构的EPYC，此后产品线不断演进。AMD今天宣布第六代EPYC处理器（代号Venice）全面供货，定位面向“Agentic AI时代”。Zen 6与Zen 6C核心架构今年随EPYC 9006（Venice）家族首次亮相，是EPYC 9005“Turin”家族中Zen 5与Zen 5C的后续产品。AMD对Zen 6微架构做了大幅调整，以提升核心性能、提高利用率、增强Agentic AI能力、降低延迟并扩展安全特性。与Zen 5和Zen 5C类似，Zen 6与Zen 6C基于同一套ISA：Zen 6是经典核心变体，Zen 6C是更高密度的核心变体。文中介绍，Zen 6与Zen 6C在取指和流水线方面有两个基本模块，并具备8路分派/重命名、6个ALU、4次加载与2次存储、512位浮点数据通路、2周期FADD、64字节填充/牺牲路径，以及48KB数据缓存。在高层次上，Zen 6的改进首先包括更大的操作缓存（Op-cache）。